Achronix Speedster22i Clock and Reset Networks Manuel d'utilisateur Page 27

  • Télécharger
  • Ajouter à mon manuel
  • Imprimer
  • Page
    / 28
  • Table des matières
  • MARQUE LIVRES
  • Noté. / 5. Basé sur avis des utilisateurs
Vue de la page 26
UG027, May 21, 2014
FPGA Core
Reset
source
Reset
source
Reset
source
Reset
source
8 bit
8 bit
8 bit
8 bit
8 bit
8 bit
8 bit
8 bit
P
Logic Block
P P P
P P
P
P P P
P P
P
P
P
P
P
P
P
P
P
P
P
P
Logic Block
Logic Block Logic Block
Logic Block Logic Block
Logic Block Logic Block
P
P
P
P
P
P
P
P
PP
PP
PP
PP
Programmable
Pipeline
Figure 16: IO Ring Reset Network
Vue de la page 26
1 2 ... 22 23 24 25 26 27 28

Commentaires sur ces manuels

Pas de commentaire